表面贴装设计与焊盘结构标准

　　本文是该标准3.6~3.6.2.3翻译稿，其后内容为3.6.3通路孔位置指南设计规则在一个设计元件选择阶段，应该就有关超出本文件范围任何元件咨询一下制造工程部门。

　　印制板设计原则是现时测试与制造能力一个陈述。超出或改变这些能力都要求在包括制造、工程和测试技术在内过程中所有参与者共同合作。

　　在设计中较早地涉及测试与制造有助于将高质量产品迅速地投入生产。

　　元件间隔元件考虑现在已经讨论过焊盘结构设计信息对于表面贴装装配可靠性是重要。可是设计者不应该忽视SMT装配可制造性、可测试性和可修理性。最小封装元件之间间隔要求满足所有这些制造要求。最大封装元件之间间隔是没有限制；越大越好。有些设计要求，表面贴装元件尽可能地靠近。基于经验，图3-8中所显示例子都满足可制造性要求。

　　在相邻元件之间焊盘对焊盘间隔应该是1.25mm[0.050“]沿印制板所有边缘空隔，如果板是脱离连接器测试；或者最少2.5mm[0.100”]，如果测试使用真空密封。这里规定要求是推荐最小值，除了导体几何公差。

　　波峰焊接元件方向 所有有极性表面贴装元件在可能时候都要以相同方向放置。在任何第二面要用波峰焊接印制板装配上，在该面元件首选方向如图3-9所示。使用这个首选方向是要使装配在退出焊锡波峰时得到焊点质量最佳。

　　· 所有无源元件要相互平行· 所有SOIC要垂直于无源元件长轴· SOIC和无源元件较长轴要互相垂直· 无源元件长轴要垂直于板沿着波峰焊接机传送带运动方向元件贴装 类型相似元件应该以相同方向排列在板上，使得元件贴装、检查和焊接更容易。还有，相似元件类型应该尽可能接地在一起，使网表或连通性和电路性能要求最终推动贴装。请见图3-10。例如，在内存板上，所有内存芯片都贴放在一个清晰界定矩阵内，所有元件第一脚在同一个方向。这是在逻辑设计上实施一个很好设计方法，在逻辑设计中有许多在每个封装上有不同逻辑功能相似元件类型。在另一方面，模拟设计经常要求大量各种元件类型，使得将类似元件集中在一起颇为困难。不管是否设计为内存、一般逻辑、或者模拟，都推荐所有元件方向为第一脚方向相同。

　　基于栅格元件放置元件贴装与方向通常比通孔技术（THT）印制板更加困难，有两个原因：更高元件密度，和将元件放在板两面能力。对于THT设计，元件是以2.54mm[0.100“]中心间距放置，假设1.3mm[0.065”]焊盘，焊盘之间间隔为1.2mm。可是，在高密度SMT设计中，焊盘之间间隔经常较小，小至0.63mm[0.025“]或更小。基于栅格元件放置（0.100”栅格是THT标准）被大量与现在可购买到SMT元件封装有关焊盘尺寸所复杂化了。

　　今天所完成大多数SMT设计已经放弃了THT板标准栅格放置规则。这最终造成元件随机放置，通路孔甚至更加随机地在板上放置。

　　由于随机元件放置所产生两个问题，一是失去了均匀基于栅格测试节点可访问性，二是失去了在所有层面上逻辑、可预测路由通道（可能使板层数增加）。除此之外在IEC出版物IEC97中确认已接受国际栅格对于新设计应该为0.5mm，进一步分割为0.05mm。对这个问题一个解决方法是，用所有用于测试、路由和翻修点、以0.05mm中心（或更大，基于设计）连接到通路孔元件焊盘建立CAD数据库。然后，当在CAD系统上作元件放置时，简单地放置元件以使得在焊盘之间有最少0.5mm间隔，然后将正在放置元件通路孔跳出到下一个1.0mm栅格点。以这个方法，所有元件应该有介于0.4mm~0.6mm（或平均05mm）焊盘之间间隔。从装配角度看，处理元件形心在1.0mm栅格上、板上所有焊盘之间间隔在两个方向上大约相等PCB较为容易。

　　单面板与双面板比较单面与双面这两个术语说是在表面贴装出现之前，在一块印制电路板上一个或两个导体层。可是，现在，单面术语指是元件贴装在一个面上（第一类型装配）。双面指是元件贴装在板两面（第二类型装配）。已经观察到许多SMT设计者，特别是新手，太急于将元件放置在板第二面，迫使装配工艺过程执行两次而不是一次。设计者应该集中考虑尽可能地将所有元件放在板主面上，并且不产生元件间隔冲突。其结果是较低装配成本。如果一定要求双面贴装，那么基于栅格元件放置，虽然更困难，但对于精确最终元件贴装、电路可布线性、和可测试性是甚至更加关键。使用传统SMT设计规则双面板经常要求双面，或者蛤壳式测试夹具，其成本为单面测试夹具3~5倍。人们知道，基于栅格元件贴装改进节点可访问性，以及消除双面测试需要。
                                             -------发布：龙人公司